지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers Journal of Electrical Engineering and Information Science Journal of Electrical Engineering and Information Science Vol.3 No.4
- 발행연도
- 1998.8
- 수록면
- 409 - 414 (6page)
이용수
초록· 키워드
오류제보하기
We consider radix sorting problems on two-dimensional mesh and three-dimensional mesh. By employing the radix sorting, we removed the necessity of comparators. Compared with previous sorting algorithms on the meshes which perform sorting based on comparison, our algorithm can be implemented on a simpler mesh since each processing element does not include the logic circuits for comparison. By replacing the comparison with the radix sorting, our algorithm removes the unrealistic assumption found in previous research that the comparion can be performed in O(1) time regardless of the size of the numbers to be compared. This has been a major obstacle in realizing their sorting algorithm using current VLSI technology. In contrast, our algorithm is suitable for VLSI implementation. The time complexity of radix sorting of N numbers on a (two-dimensional) mesh of size N^(1/2)×N^(1/2) is O(N^(1/2)). We also extend our algorithm to be implemented on a 3-dimensional mesh. It is shown that it takes O(N^(1/3)) time to sort N numbers on a 3-dimensional mesh of size N^(1/3)× N^(1/3) × N^(1/3) also without comparators.
목차
Abstract
Ⅰ. Introduction
Ⅱ. The architecture and the problem definition
Ⅲ. The sorting algorithm
Ⅳ. Mapping onto a 3-dimensional mesh
Ⅴ. Conclusion
Acknowledgement
References
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
An Optimal Parallel Radix Sorting Algorithm on Two and Three Dimensional meshes for VLSI Computation
Journal of Electrical Engineering and information Science
1998 .08
-
Parallel Prefix Computation and Sorting on a Recursive Dual-Net
JIPS(Journal of Information Processing Systems)
2011 .01
-
VLSI Design of HAS-160 Algorithm
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
PES를 위한 효율적인 VLSI Network ( The Efficient VLSI Network for parallel Enumeration Sorting )
대한전자공학회 학술대회
1984 .01
-
Vector-radix 2차원 고속 DCT의 효율적인 VLSI구현 ( An efficient VLSI Implementation of Vector-radix 2-D fast cosine transform )
대한전자공학회 학술대회
1993 .07
-
Vector-radix 2차원 고속 DCT의 효율적인 VLSI구현
대한전자공학회 학술대회
1993 .07
-
AN ALGORITHM FOR PARALLEL COMPUTATION OF FDCT ON A VLSI ARRAY
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1989 .01
-
Vector-radix 2차원 고속 DCT의 VLSI 구현을 위한 효율적인 어레이 알고리듬 ( An Efficient Array Algorithm for VLSI Implementation of Vector-radix 2-D Fast Discrete Cosine Transform )
한국통신학회논문지
1993 .12
-
A New Parallel VLSI Architecture for Image Processing
ICVC : International Conference on VLSI and CAD
1993 .01
-
VLSI Design
대한전자공학회 단기강좌
1983 .01
-
Vector - radix 2차원 고속 DCT 의 VLSI 어레이 구현 ( A VLSI Array Implementation of Vector - radix 2 - D Fast DCT )
전자공학회논문지-A
1995 .01
-
VLSI의 신뢰성 ( Reliability Issues in VLSI )
대한전자공학회 학술대회
1987 .05
-
3-Step Search 알고리즘의 VLSI 화에 관한 연구 ( A Study on VLSI Architecture for 3-Step Algorithm )
대한전자공학회 학술대회
1992 .01
-
Vector-Radix FFT를 이용한 2차원 DCT의 VLSI구조 ( The VLSI Architecture for 2-D DCT Using Vector-Radix FFT )
대한전자공학회 학술대회
1990 .01
-
VLSI설계와 CAD기술개발
전자진흥
1985 .01
-
Dimensional Relaxation에 의한 VLSI 배치 ( VLSI Placement by Dimensional Relaxation )
대한전자공학회 학술대회
1986 .01
-
Dimensional Relaxation에 의한 VLSI 배치
대한전자공학회 학술대회
1986 .06
-
VLSI 한계
대한전자공학회 단기강좌
1983 .01
-
병렬처리 VLSI 프로세서의 구조 설계 및 제작에 관한 연구 ( A Study on the Structure Design and Implementation of Parallel Processing VLSI Processor )
한국통신학회 학술대회논문집
1988 .01
-
병렬처리 VLSI 프로세서의 구조 설계 및 제작에 관한 연구 ( A Study on the Structure Design and Implementation of Parallel Processing VLSI Processor )
특정연구 결과 발표회 논문집
1988 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017766153