지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1998.10
- 수록면
- 748 - 754 (7page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 레이아웃 검증을 위한 새로운 계층적 회로 비교 기법을 제안하였다. 이 방법은 계층적으로 설계된 네트리스트와 레이아웃으로부터 추출된 트랜지스터 레벨의 네트리스트를 계층적으로 비교한다. 일관성 있는 계층적 회로 비교를 위하여 계층적 네트리스트를 재구성하며, 레이아웃 네트리스트로부터 이와 같은 계층구조를 재생성한다. 효율적인 비교를 위하여 간단한 게이트들은 빠른 규칙 기반 알고리듬을 이용하여 찾는다. 각 부회로는 개선된 SubGemini 알고리듬을 이용하여 찾는다. 여러 회로에 대한 실험 결과, 본 논문의 계층적 회로 비교 방법은 부회로의 반복 횟수가 많은 대규모 회로의 비교에 있어서, 기존의 방법에 비하여 62% 정도의 메모리를 사용하연서 약 8배까지 빠른 결과를 얻을 수 있었다.
목차
요약
Abstract
1. 서론
2. 정제 알고리듬을 이용한 계층적 회로 비교 방법
3. 계층구조의 재구성
4. 실험결과
5. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A New Hierarchical Netlist Comparison Technique for Layout Verification
ICVC : International Conference on VLSI and CAD
1997 .01
-
New Approach to Extract Netlist from Layout
ICVC : International Conference on VLSI and CAD
1997 .01
-
마스크 레이아웃 합성을 위한 벡터화한 변을 사용한 블록 분할 기법
전자공학회논문지-SD
2001 .12
-
VLSI 설계 검증을 위한 회로 비교기 구현에 관한 연구
한국정보과학회 학술발표논문집
1994 .10
-
빌딩블록의 레이아웃 설계를 위한 계층적 배치 방법 ( A Hierarchical Placement Method for Building Block Layout Design )
전자공학회논문지-A
1996 .11
-
영상처리 기법을 이용한 Spice-Netlist 추출기
Proceedings of KIIT Conference
2019 .06
-
패턴 매칭에 의한 ASIC의 Netlist 처리에 관한 연구
제어로봇시스템학회 국내학술대회 논문집
1999 .10
-
직접회로의 새로운 계층적 배치 기법 ( A New Method for Hierarchical Placement of Integrated Circuits )
전자공학회논문지-A
1993 .06
-
레이아웃을 위한 논리 회로 연결도 검증
대한전자공학회 학술대회
1986 .06
-
레이아웃을 위한 논리회로 연결도 검증 ( Logic Level Interconnection Verification for Layout )
대한전자공학회 학술대회
1986 .01
-
BDD를 이용한 ECO 자동화
대한전자공학회 학술대회
2013 .11
-
계층적 논리 회로의 시뮬레이션
대한전기학회 학술대회 논문집
1988 .07
-
계층적 논리 회로의 시뮬레이션 ( Simulation for Hierarchical Logic Network )
대한전자공학회 학술대회
1988 .07
-
계층 요소 사용에 대한 연구
한국동력기계공학회 학술대회 논문집
1999 .11
-
계층 요소 사용에 대한 연구
동력시스템공학회지
2000 .02
-
EDAS_P에서 Netlist 추출방법연구 (SCHEX_P)
대한전자공학회 학술대회
1986 .12
-
EDAS-P에서 Netlist 추출방법 연구 ( SCHEX-P ) ( A Study on the Extraction Method of Netlist in EDAS-P )
대한전자공학회 학술대회
1986 .01
-
A VHDL Generator from Logic Netlists
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1994 .01
-
VLSI의 설계검증을 위한 계층적 회로 추출 알고리듬 ( Hierarchical Circuit Extract Algorithm for VLSI Design Verification )
전자공학회논문지
1988 .08
-
직접회로의 계층적 배치를 위한 새로운 분할 알고리듬 ( A New Partitioning Algorithm for Hierarchical Placement )
전자공학회논문지-A
1992 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017759525