메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
Korean Institute of Information Scientists and Engineers 정보과학회논문지(A) 정보과학회논문지(A) 제26권 제5호
발행연도
1999.5
수록면
620 - 626 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (3)

2001

캐리 - 세이브 가산기에 기초한 연산 하드웨어 최적화를 위한 실질적 합성 기법
김태환 ,  엄준형 정보과학회논문지 : 시스템 및 이론 2001.10 학술저널

2000

캐리 - 세이브 가산기를 이용한 지연시간 최적화를 위한 연산기 합성
김태환 ,  엄준형 ,  김영태 외 2명 한국정보과학회 학술발표논문집 2000.04 학술대회자료

1999

VLSI 설계에서 캐리-세이브 가산기를 이용한 설계 블록들 간의 최적화
김태환 ,  엄준형 정보과학회논문지(A) 1999.05 학술저널

초록· 키워드

오류제보하기
캐리-세이브 가산기(CSA)는 실제 산업체에서 회로를 설계할 때 연산 수식의 계산을 빠르게 처리하기 위해 가장 많이 사용되는 구성 요소들 가운데 하나이다. [3]의 자료에 의하면, 실제 회로 설계에서 나오는 전형적인 연산식에 CSA를 이용했을 때 그렇지 않은 경우보다 최대 54%의 연산 처리 속도와 42%의 회로 면적 향상을 갖는다고 보고하고 있다. 그러나, 이는 그 연산식이 하나의 설계 블록(sub-design)에 포함되어 있다는 전제하에 도출된 것이었다. 회로 설계 규모와 복잡도가 큰 응용이 많아지는 상황에서 설계 블록 단위의 계층적(level of hierarchy) 설계는 필수적인 추세이므로, CSA를 이용한 회로 최적화를 실현하기 위해서는 설계 블록들 간에 걸쳐 있는 연산식에 대한 CSA 최적화 또한 매우 중요한 문제이다. 이를 해결하기 위해 이 논문에서는 auxiliary port라는 개념을 이용하여 설계 블록들간의 연산식에 대한 CSA 최적화 방법을 제안한다. 실제 실험에서 우리가 제안한 기법은 회로의 전체적인 영역에 걸쳐 CSA를 적용하는데 매우 효과적이었으며, 이 기법을 적용하지 않고 얻은 CSA 최적화 회로와 비교했을 때 회로에서의 연산식 계산 속도와 그 회로 면적이 상당히 향상되었음을 확인하였다.

목차

요약

Abstract

1. 서론

2. 설계 블록들간의 CSA 최적화

3. 실험

4. 결론

참고문헌

저자소개

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

캐리-세이브 가산기를 이용한 연산 최적화 알고리즘
엄준형 ,  김태환 정보과학회논문지(A) 1999 .12
CDMA 디지털 이동통신 시스템의 인증 알고리즘 구현
김범식 ,  신인철 전기전자학회논문지 1999 .12
정지궤도 위성과 지구국간 광통신 링크의 전송속도 해석
한종석 ,  정진호 ,  김영권 전기전자학회논문지 1997 .12
게이트 레벨 디지털 회로의 기술방법 및 시뮬레이션
권승학 ,  이명호 한국컴퓨터정보학회논문지 1999 .12
병렬 고속 디지털 신호처리시스템의 설계 및 성능분석
박경택 ,  전창호 ,  박성주 외 4명 대한전자공학회 학술대회 1998 .06

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017742962