메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-SD 전자공학회논문지 SD편 제39권 제3호
발행연도
2002.3
수록면
49 - 60 (12page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 DRAM 모듈의 전원 평면에 대한 효과적인 설계 방법을 제시하였고 그 방법은 다음과 같이 세 단계로 구성되어 있다.
1) PEEC 등가회로를 이용한 2D 전송선 구조로 전원평면의 모델링 및 해석.
2) 측정값 비교를 통한 해석 결과 검증.
3) 전원 평면의 물리적 파라미터를 이용한 설계 가이드 제시.
제시한 내용을 바탕으로 하여 DRAM 모듈에서 전원 및 접지평면 성능을 안정화를 이루기 위한 효과적인 De-coupling 커패시터의 용량과 개 수를 결정하는 방법을 기술하였다. 이 설계 방법론은 스트립 구조 및 de-coupling 커패시터를 갖는 DRAM 모듈에서 효과적으로 사용할 수 있다.

목차

Ⅰ. Introduction

Ⅱ. Analysis of Power/Ground Planes

Ⅲ. De-Coupling Capacitors of DRAM Modules

Ⅳ. Conclusion

References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-013728113