지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2003.11
- 수록면
- 936 - 944 (9page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 FPGA (Field Programmable Gate Array)에 사용될 수 있는 AND/XOR기반의 기술적인 매핑 기법이 제안되었다. FPGA에서는 프로그램 블록들의 숫자가 정해져 있기 때문에 적절한 수의 입력을 가진 블록으로 회로를 나눌 수 있으면 효과적인 구현이 가능하다. Davio Expansion에 기반한 제안된 기법은 Davio Expansion 자체가 AND/XOR의 성질을 가지고 있기 때문에 XOR를 많이 포함하고 있는 에러 검출/수정, 데이터 암호/해독, 산술 회로 등을 구현하기 매우 용이하다.
본 논문에서는 제안된 기법을 이용할 때 구현되는 면적뿐만 아니라 속도도 현저히 저하될 수 있음을 MCNC 벤치마크를 이용하여 증명하였다. 면적이 줄어듦을 보이기 위하여 CLB (Configurable Logic Block) 숫자와 총 게이트 숫자가 이용되었다. CLB 숫자는 67.6% (속도로 최적화된 결과)와 57.7% (면적으로 최적화된 결과) 만큼 감소되었고 총 게이트 숫자는 65.5%만큼 감소되었다. 속도관련 결과를 확인하기 위해 사용된 최대 Path Delay는 현재 사용되고 있는 방법들에 비해 56.7%만큼 감소되었고 최대 Net Delay는 80.5% 만큼 감소되었다.
본 논문에서는 제안된 기법을 이용할 때 구현되는 면적뿐만 아니라 속도도 현저히 저하될 수 있음을 MCNC 벤치마크를 이용하여 증명하였다. 면적이 줄어듦을 보이기 위하여 CLB (Configurable Logic Block) 숫자와 총 게이트 숫자가 이용되었다. CLB 숫자는 67.6% (속도로 최적화된 결과)와 57.7% (면적으로 최적화된 결과) 만큼 감소되었고 총 게이트 숫자는 65.5%만큼 감소되었다. 속도관련 결과를 확인하기 위해 사용된 최대 Path Delay는 현재 사용되고 있는 방법들에 비해 56.7%만큼 감소되었고 최대 Net Delay는 80.5% 만큼 감소되었다.
목차
ABSTRACT
요약
I. Introduction
II. Technical Background
III. Technology Mapping for AND/XOR Expressions
IV. Benchmark Results and Discussions
V. Conclusions
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
확장성을 고려한 QCA XOR 게이트 설계
한국항행학회논문지
2016 .01
-
FPGA 지연시간 모델 및 지연시간 최소화를 위한 알고리즘 ( Delay Model for the FPGA-Mapped Circuit and Delay-Optimized FPGA Technology Mapping Algorithm )
대한전자공학회 토론회
1995 .01
-
Delay Model for the FPGA-Mapped Circuit and Delay-Optimized FPGA Technology Mapping Algorithm
대한전자공학회 학술대회
1995 .07
-
퍼지이론을 이용한 FPGA 기술 매핑 ( Technology Mapping for FPGAs by Fuzzy Logic Technique )
대한전자공학회 학술대회
1997 .01
-
FPGA 재구성 메모리의 소프트에러 정정을 위한 제어기의 설계
한국산학기술학회 논문지
2012 .11
-
디지털 기술의 알고리즘에 관한 연구
디지털콘텐츠학회논문지
2009 .12
-
A Performance-Oriented FPGA Technology Mapping Method
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1994 .01
-
A Design of XOR Cell with Optimized Ground-less XNOR Circuit
대한전자공학회 학술대회
2012 .06
-
부울함수의 XOR 표현을 기초로 한 저전력 논리합성
대한전자공학회 학술대회
2000 .11
-
FPGA를 이용한 고속 전류 제어기의 구현
전력전자학회논문지
2007 .08
-
여러 개의 FPGA 칩을 위한 대규모 회로의 분할 ( Partitioning of Large - Circuits for Multiple FPGAs )
전자공학회논문지-A
1995 .04
-
Random Pattern Testability of AND/XOR Circuits
Journal of Electrical Engineering and information Science
1998 .02
-
비선형 패턴 분류를 위한 FPGA를 이용한 신경회로망 시스템 구현
전자공학회논문지-SD
2008 .01
-
양자점 셀룰라 오토마타에 기반을 둔 XOR 논리 게이트의 분석
대한전자공학회 학술대회
2014 .06
-
유전자알고리즘을 이용한 FPGA에서의 디지털 회로의 합성
대한전기학회 학술대회 논문집
1999 .07
-
디지털 기술의 소모전력을 위한 FPGA 모듈 알고리즘에 관한연구
한국정보통신학회논문지
2009 .09
-
초고집적 FPGA 디버깅의 문제점 및 해결책
전자공학회논문지-SD
2002 .04
-
FPGA based Dynamic Thresholding Circuit
제어로봇시스템학회 국제학술대회 논문집
2004 .08
-
노드 병합에 의한 FPGA 기술 매핑 방법
정보과학회논문지(A)
1996 .10
-
3차원 구조를 이용한 저전력 FPGA 구조
정보과학회논문지 : 시스템 및 이론
2007 .12
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-567-013721932