지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2003.3
- 수록면
- 17 - 25 (9page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 상태 변수 표현 방법에 따른 알고리즘 분할을 통해 2차원 웨이브렛 변환 연산을 실시간으로 처리할 수 있는 프로세서 구조를 제안하였다. 제안된 프로세서 구조는 영상입력에 대하여 행, 열 방향을 동시에 고려하여 데이터 플로우 방식으로 처리함으로써 중간적인 결과의 메모리 저장 및 읽기에 소요되는 전달 지연 시간을 감소할 수 있어 실시간 처리에 적합한 VLSI 구조이다. 필터의 길이를 K라할 때 프로세서는 내부에 4개의 곱셈기, 4개의 덧셈기 및 NK-N 크기의 메모리를 가지는 등의 하드웨어 복잡도가 낮아 웹 카메라 서버와 같은 내장형의 응용에 매우 적합한 구조이고, 쉽게 어레이 구조로 확장할 수 있어 고성능을 요구하는 다양한 영상 처리 응용에도 사용 가능하다.
목차
Ⅰ. 서론
Ⅱ. 알고리즘 분할
Ⅲ. 프로세서 구조
Ⅳ. 검증 및 성능 평가
Ⅴ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
이미지 압축을 위한 Lifting Scheme을 이용한 병렬 2D-DWT 하드웨어 구조
전기전자학회논문지
2002 .07
-
JPEG2000영상압축을 위한 라인 기반의 리프팅 DWT 구조 설계
전자공학회논문지-SD
2004 .11
-
실시간 영상처리 시스템 구성에 관한 연구 ( A Study on Architecture of Real Time Image Processing System )
대한전자공학회 학술대회
1987 .07
-
실시간 영상처리 시스템 구성에 관한 연구
대한전기학회 학술대회 논문집
1987 .07
-
5/3필터를 사용한 2차원 DWT에서의 개선된 하드웨어 구조
대한전자공학회 학술대회
2003 .07
-
개인용 정보 단말장치를 위한 내장형 멀티스레딩 프로세서 구조
전자공학회논문지-SD
2010 .09
-
리프팅 기반 2차원 이산 웨이블렛 변환 필터의 효율적인 VLSI 구조
한국통신학회논문지
2012 .11
-
데이타 흐름 시스템을 이용한 호처리 프로세서의 구조 ( A New Architecture of Call Processor Based Un Data Flow System )
대한전자공학회 학술대회
1987 .07
-
데이타 흐름 시스템을 이용한 호 처리 프로세서의 구조
대한전기학회 학술대회 논문집
1987 .07
-
병렬처리 VLSI 프로세서의 구조 설계 및 제작에 관한 연구 ( A Study on the Structure Design and Implementation of Parallel Processing VLSI Processor )
한국통신학회 학술대회논문집
1988 .01
-
병렬처리 VLSI 프로세서의 구조 설계 및 제작에 관한 연구 ( A Study on the Structure Design and Implementation of Parallel Processing VLSI Processor )
특정연구 결과 발표회 논문집
1988 .01
-
Lifting scheme을 이용한 고속 병렬 2D-DWT 하드웨어 구조
전자공학회논문지-SD
2003 .07
-
실시간 시스템에서의 진보된 프로세서 응용 ( Real -Time Systems and Advanced Processors )
대한전자공학회 학술대회
1995 .11
-
실시간 시스템에서의 진보된 프로세서 응용
대한전자공학회 학술대회
1995 .12
-
Group이론을 이용한 영상처리용 어레이 프로세서 설계에 관한 연구 ( A study on the array processor design based on group theory for digital image processing )
대한전자공학회 학술대회
1989 .11
-
고성능 영상신호 처리 전용 VLSI Processor의 연산구조 설계 및 검증에 관한 연구 ( Design and Verification of Computational Structures for the Real-Time Image Processing VLSI Processor )
한국통신학회 학술대회논문집
1989 .01
-
고성능 영상신호 처리 전용 VLSI processor의 연산구조 설계 및 검증에 관한 연구 ( Design and Verification of Computational Structures for the Real-time Image Processing VLSI Processor )
특정연구 결과 발표회 논문집
1989 .01
-
DWT-BPS 기반 프레임 메모리 압축을 위한 VLSI 구조
대한전자공학회 학술대회
2010 .11
-
블록 기반의 2차원 리프팅 이산 웨이블릿 변환의 VLSI 구현
한국정보기술학회논문지
2014 .05
-
리프팅 스킴의 2차원 이산 웨이브릿 변환 하드웨어 구현을 위한 고속 프로세서 구조 및 2차원 데이터 스케쥴링 방법
전자공학회논문지-SD
2005 .04
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-013686274