Delay Locked Loop Design Issues

Chulwoo Kim

대한전자공학회 ISOCC

2004 .10

n - Δ delay-Lock Loops의 성능 해석 ( Performance Analysis of Extended n - Δ Delay-Lock Loops )

류승문 ,  은종관 ,  김재균

전자공학회지

1981 .02

PERFORMANCE ANALYSIS OF EXTENDED N-Δ DELAY-LOCK LOOPS

류승문 ,  은종관 ,  김재균

대한전자공학회 심포지엄 논문집

1980 .01

위상 고정 루프 (Phase Locked Loop)의 모델링

윤정민 ,  정덕균

대한전자공학회 학술대회

2018 .06

Pull Production System의 성공 Factor에 관한 연구

김태호 ,  나승훈 ,  강경식

대한산업공학회 추계학술대회 논문집

1995 .10

A 32/16 Multi-Phase Delay-Locked Loop for DVD Application

Hyungjoon Chi ,  Seungjun Bae ,  Hongjune Pa 외 4명

대한전자공학회 ISOCC

2005 .10

Finite Element Analysis of the Pull-out Test

Chang Tok Yi

지반(한국지반공학회지)

1996 .06

An Analytical Approximation for the Pull-Out Frequency of a PLL Employing a Sinusoidal Phase Detector

Abu-Sayeed Huque ,  John Stensby

[ETRI] ETRI Journal

2013 .04

All Digital FM Receiver using PLL(Phase Locked Loop)

Chang Hui BAEK ,  Kang Hyeon RHEE

대한전자공학회 ISOCC

2006 .10

Digital FM Receiver using PLL(Phase Locked Loop)

Kang Hyeon RHEE

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2006 .07

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작 ( A 300MHz CMOS Phase-Locked Loop with Improved Pull-in Process )

이덕민 ,  정민수 ,  김보은 외 2명

전자공학회논문지-A

1996 .10

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작

이덕민 ,  정민수 ,  김보은 외 2명

대한전자공학회 학술대회

1995 .12

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작 ( A 300MHz CMOS Phase-Locked Loop with Improved Pull-in Process )

이덕민 ,  정민수 ,  김보은 외 2명

대한전자공학회 학술대회

1995 .11

A Single Phase 9-Level Inverter Controlling Based On Phase Lock Loop Technique

V. Tipsuwanpo ,  n ,  A.Cha 외 4명

제어로봇시스템학회 국제학술대회 논문집

2012 .10

S1240 디지털 교환시스템의 지연특성에 관한 분석 ( The Study on the Delay Characteristics of the S1240 Digital Switching System )

조성윤 ,  이상홍 ,  이상일

한국통신학회 학술대회논문집

1990 .01

PLL(phase locked loop)을 이용한 No Spike 위상/주파수 검출기의 설계

최윤영 ,  김영민

대한전자공학회 학술대회

2003 .07

외란 보상을 위한 새로운 고속 위상 추종 알고리즘

김승애 ,  박병우 ,  최준호 외 2명

한국생산제조학회 학술발표대회 논문집

2012 .04

A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions

Reyyan AhmadKhan ,  Muhammad Noman Ash ,  af 외 1명

전력전자학회 학술대회 논문집

2017 .11

새로운 Locking 알고리즘을 이용한 DLL(Delay - Locked - Loop) 설계

경영자 ,  김태엽 ,  이광희 외 1명

대한전자공학회 학술대회

2000 .11

Loop Delay Analysis of All-Digital Phase-Locked Loop using Verilog Behavioral Simulation

Byung-min Kim ,  Deog-kyoon Jeong

한국통신학회 학술대회논문집

2019 .01