Gate Matrix Layout

Oma ,  Wing

대한전자공학회 워크샵

1985 .01

AN APPROACH TO GATE MATRIX LAYOUT

Young Oo Kim ,  Chul Won Lee ,  Kee Hee Lee 외 1명

ICVC : International Conference on VLSI and CAD

1989 .01

A HIERARCHICAL ALGORITHM FOR GATE MATRIX LAYOUT

Kazuhi ,  o Yamazaki ,  Shoichi 외 2명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01

Net의 구조 분석에 의한 Gate Matrix Layout Algorithm ( Gate Matrix Layout Algorithm by Analyzing the Structure of Net )

김영우 ,  홍인식 ,  임재윤 외 1명

대한전자공학회 학술대회

1986 .01

Net의 구조 분석에 의한 Gate Matrix Layout Algorithm

金榮禹 ,  洪仁植 ,  林載允 외 1명

대한전자공학회 학술대회

1986 .12

Gate Matrix Layout 의 Compaction Algorithm ( Compaction Algorithm for Gate Matrix Layout )

김영우 ,  임재윤 ,  박승빈 외 1명

대한전자공학회 학술대회

1985 .01

AN ALGORITHM FOR GATE MATRIX FOLDING

Shunichi Nakayama ,  Shoichi ,  o Yamada

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01

CAD를 이용한 Gate Matrix Layout

최규명 ,  조중휘 ,  정정화

한국정보과학회 학술발표논문집

1984 .04

A Silicon Compiler Based on Gate Matrix Method

Lin Ni Wen ,  Bo Li ,  Jun De Song

대한전자공학회 기타 간행물

1992 .01

SEA-OF-GATES

김진구

CAD기술특강

1989 .01

2-bit/Cell Split Gate Flash Memory with Double Gate

2-bit/Cell Split Gate Flash Memo ,  y with Double Gat ,  Il Han Pa 외 5명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07

심볼릭 레이아웃 처리 시스템의 설계 및 구현

박채령 ,  전주식

한국정보과학회 학술발표논문집

1987 .10

Gate Array

오용협

전자공학회지

1992 .06

3-Level Gate Drive Design

노재석 ,  배기훈 ,  강호현 외 1명

전력전자학회 학술대회 논문집

2018 .07

STUDIES ON FABRICATION TECHNIQUES OF SUB-0.4μm T-GATE AND Γ-GATE STRUCTURES USING UV LITHOGRAPHY

Il Hyeong Lee ,  Sung Soo Kim ,  Yeon Sik Chae 외 2명

ICVC : International Conference on VLSI and CAD

1995 .01

Gate Array LSI의 레이아웃 설계에 있어 초기 배치 알고리즘 ( An Initial Placement Algorithm in Layout CAD of Gate Array LSI )

정정화

전자공학회지

1984 .11

a-Si Gate 구동회로의 Stepwise Gate 신호적용에 대한 연구

명재훈 ,  곽진오 ,  이준신

전기전자재료학회논문지

2008 .01

Comparative Study on the Structural Dependence of Logic Gate Delays in Double-Gate and Triple-Gate FinFETs

Kwan Young Kim ,  Jae Man Jang ,  Dae Youn Yun 외 2명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2010 .06

L-모양 gate를 적용한 새로운 dual-gate poly-Si TFT

박상근 ,  이혜진 ,  신희선 외 2명

대한전기학회 학술대회 논문집

2005 .07

CAD를 이용한 1차원 MOSㆍLSI GATE 배열의 방법

조중휘 ,  정정화 ,  임인칠

한국정보과학회 학술발표논문집

1982 .04