[인터페이스 소자] 동기식 고속 CAM의 다중 위상 PLL 설계

이인섭 ,  김종협 ,  박찬호 외 1명

한국통신학회 학술대회논문집

1997 .11

900㎒ PLL 모듈의 설계 및 위상잡음 개선의 연구

오인열 ,  김형석 ,  박종화 외 1명

한국통신학회 학술대회논문집

2001 .07

초 광대역용 PLL 설계에 관한 연구

이용우 ,  이일규 ,  오승엽

한국인터넷방송통신학회 논문지

2010 .01

가상 2상 방식을 사용한 단상 PLL 알고리즘의 성능 비교

이용석 ,  지준근

대한전기학회 학술대회 논문집

2006 .10

A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions

Reyyan AhmadKhan ,  Muhammad Noman Ash ,  af 외 1명

전력전자학회 학술대회 논문집

2017 .11

저전압, 고속동작을 하는 위상 동기 루프(PLL)의 설계

조용덕 ,  윤영승 ,  유상대

대한전자공학회 학술대회

1998 .11

저전압 , 고속동작을 하는 위상 동기 루프 ( PLL ) 의 설계 ( Design of PLL for Low Voltage and High Speed Operation )

조용덕 ,  윤영승 ,  유상대

대한전자공학회 학술대회

1998 .11

그리드 동기형 PLL의 위상오차 개선

이치환

전력전자학회 학술대회 논문집

2012 .07

고속 디지털 시스템을 위한 60MHz PLL의 설계 ( Design of 60 MHz PLL for high speed digital system )

김윤기 ,  이영희

대한전자공학회 학술대회

1995 .01

Benchmarking of Small-signal Dynamics of single-phase PLLs

Chong Zhang ,  Xiongfei Wang ,  F 외 3명

ICPE(ISPE)논문집

2015 .06

실시간 시뮬레이션 시스템을 이용한 PLL 설계

김태훈 ,  박태식

Proceedings of KIIT Conference

2018 .06

ITS-G5를 위한 CAM 표준 분석

진성근 ,  정한균 ,  장수현

한국통신학회 학술대회논문집

2019 .06

PLL 속도제어 시스템에서 LEAD 보상기 설계에 관한 연구

서인용 ,  박한용 ,  황영문

대한전기학회 학술대회 논문집

1988 .11

초 광대역에 적용 가능한 저위상 잡음 PLL 설계에 관한 연구

심용섭 ,  이일규 ,  이용우 외 1명

한국위성정보통신학회논문지

2010 .01

주파수 합성기를 위한 PLL 설계

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .07

주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .01

디지털 신호처리 기술을 이용한 PLL에 관한 연구 ( A Study on PLL by Using DSP Techniques )

오동진 ,  조권도 ,  부수일 외 1명

대한전자공학회 학술대회

1992 .01

PLL 주파수 합성기에서 발생하는 위상잡음의 영향 ( The Effect on Phase Noise from PLL Frequency Synthesizer )

조형래 ,  최정수

한국전자파학회논문지

2001 .10

Double-PLL을 이용한 홀 센서 기반 PMSM 제어의 위치 추정 성능 개선

이송철 ,  정영석

전력전자학회논문지

2017 .06

고 정밀 캠 측정 장치 개발 및 오차분석에 관한 연구

노영화 ,  이춘만

Journal of the Korean Society for Precision Engineering

2009 .05